

《电子技术实验》课程实验报告

学院：物理学院 专业：物理学 年级：2023

实验人姓名（学号）：黄文熙（23305019）

2025 年 11 月 11 日 上午

实验六 触发器与时序逻辑电路

一、实验目的

- 1、熟悉并掌握 R-S、D、J-K 触发器的构成，工作原理和功能测试方法。
- 2、了解不同逻辑功能触发器相互转换的方法。
- 3、掌握常用时序电路分析、设计及测试方法。
- 4、熟悉计数器、寄存器的工作原理、逻辑功能和使用方法。


二、实验原理

1. 触发器

触发器是组成时序逻辑电路中存储部分的基本单元。它具有两个稳定状态，分别称为 0 状态和 1 状态。在任一时刻，触发器只处于一种稳定状态。当接收到触发脉冲时，才由一种稳定状态翻转到另一稳定状态。因此，触发器能存储一位二进制代码 0 或 1。

触发器按照逻辑功能的不同，可分为 R-S 触发器，J-K 触发器，D 触发器，T 触发器等。下面以 R-S 触发器为例，概述触发器的基本功能。

基本 R-S 触发器有两个输出 Q 和 $\bar{Q}$ ，这两个输出端的状态总是互补的。当 Q 端为高电平时，称触发器处于 1 状态，当 Q 端为低电平时，称触发器处于 0 状态。该触发器有两个输入端 S 和 R，其中 S 称为置位端或置 1 端，R 称为复位端或置 0 端。



逻辑电路图 逻辑符号

图 10-1 基本 R-S 触发器

说明：R、S 上面加反号表示低电平有效。方框下面输入端处的小圆圈表示低电平有效。

基本 R-S 触发器的逻辑功能是：

- ①若 $\bar{R}=1$ ， $\bar{S}=1$ ，则 $Q^{n+1}=Q^n$ ，即触发器保持原来状态不变。
- ②若 $\bar{R}=0$ ， $\bar{S}=1$ ，则 $Q^{n+1}=0$ ，即触发器置为 0 状态。
- ③若 $\bar{R}=1$ ， $\bar{S}=0$ ，则 $Q^{n+1}=1$ ，即触发器置为 1 状态。
- ④不允许 $\bar{R}=0$ ， $\bar{S}=0$ ，即触发器处于不定状态。

基本 R-S 触发器的功能也可用功能表描述，如表 10-1 所示。

表 10-1 基本 R-S 触发器功能表

$\bar{R}$	$\bar{S}$	Q^{n+1}	功能说明
0	0	d	不定
0	1	0	置 0
1	0	1	置 1
1	1	Q^n	保持

基本 R-S 触发器的特性方程： $Q^{n+1}=S+\bar{R}Q^n$

约束条件为： $R \cdot S=0$

实际实验中使用的是集成触发器芯片，包括双 J-K 型负边沿带置位-复位端触发器 74LS112，双 J-K 型负边沿带复位端触发器 74LS73，双 D 型正边沿维持-阻塞触发器 74LS74，四 D 型正边沿维持阻塞触发器 74LS175，电路芯片的管脚与其中的逻辑功能如图 10-5 所示，实验时根据需要选择其中的触发器连入电路。




图 10-5 常用触发器集成电路芯片引脚

2. 时序逻辑电路

时序逻辑电路一般分为两大类：同步时序逻辑电路和异步时序逻辑电路。同步时序逻辑电路的特点是：电路状态改变时，电路中要更新状态的触发器是同步翻转的。其状态的改变是受同一时钟脉冲控制的。各个触发器的 CP 信号都是输入时钟脉冲。异步时序逻辑电路的特点是：电路状态改变时，电路中要更新状态的触发器，有的先翻转，有的后翻转，是异步进行的。在这种时序电路中，有的触发器其 CP 信号就是输入时钟脉冲，有的触发器则是其它触发器的输出作为 CP 信号。

3. 计数器

计数器是数字系统中使用最多的时序逻辑器件，它不仅能用于对时钟脉冲进行计数，还可用于分频、定时、产生节拍脉冲和序列脉冲，以及进行数字计算等。

计数器的类型很多，按计数器中触发器翻转是否同步分为同步计数器和异步计数器；按计数时是递增还是递减分为加法计数器、减法计数器和可逆计数器；按计数器中数字的编码方式分为二进制计数器、十进制计数器和任意（N）进制计数器。

现以 3 位二进制异步加法计数器为例，说明二进制异步加法计数器的构成方法和连接规律。




图 10-6 3 位二进制异步加法计数器示意框图

a) 结构示意图与状态图

根据二进制递增计数的规律，画出状态图。


b) 选择触发器，求时钟方程，输出方程和状态方程

(1) 选择触发器


选用 3 个 CP 时钟脉冲下降沿触发的边沿 J-K 触发器。

(2) 求时钟方程

①根据状态图画出时序图



排列： $Q_2^n Q_1^n Q_0^n / C$



②选择时钟信号 图4 3位二进制加法计数器的状态图与时序图

从上面所示的时序图可知，应选择 $CP_0 = CP$ ； $CP_1 = Q_0$ ； $CP_2 = Q_1$

(3) 求输出方程

根据状态图，可以直接得到 $C = Q_2^n Q_1^n Q_0^n$

(4) 求状态方程

观察时序图和时钟方程，发现三个时钟触发器均应为 T'型，据此可得到状态方程。

$$Q_0^{n+1} = \overline{Q_0^n} \quad \text{CP 下降沿时刻有效}$$

$$Q_1^{n+1} = \overline{Q_1^n} \quad Q_0 \text{ 下降沿时刻有效}$$

$$Q_2^{n+1} = \overline{Q_2^n} \quad Q_1 \text{ 下降沿时刻有效}$$

c) 求驱动方程

由于选用的是时钟脉冲下降沿触发的边沿 J-K 触发器，其特性方程为

$$Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$$

转换成 T'触发器（即 $J = K = 1$ ），同时变换状态方程形式为 $Q^{n+1} = 1 \oplus Q^n$ 。比较状态方程与特性方程，即可得到驱动方程为： $J_0 = K_0 = 1$ ； $J_1 = K_1 = 1$ ； $J_2 = K_2 = 1$ 。

d) 画逻辑电路图

从电路结构看，二进制异步加法计数器使用的单元电路是 T'触发器；从连接规律看，高位触发器的时钟信号来自低位触发器的输出。




图 10-8 3 位二进制异步加法计数器逻辑电路图

4. 寄存器

寄存器是数字系统中用来存放数据或运算结果的一种常用时序逻辑器件，它除了具有接收数据、保存数据和传递数据等基本功能外，通常还具有左、右移位，串、并输入，串、并输出以及预置、清零等多种功能，从而构成多功能寄存器。

4.1. 移位寄存器

存储在寄存器中的数据或代码，在移动脉冲的操作下，可以依次逐位右移或左移，而数据或代码，即可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出。存储单元只能用主从触发器或边沿触发器。

74LS194 是由四个 RS 触发器和控制电路组成的集成移位寄存器。具有串行或并行输入、

串行或并行输出、右移、左移和异步清零等功能。




图 10-10 74LS194 逻辑功能示意图

$\overline{CR}$ 是清零端， M_0 、 M_1 是工作状态控制端， D_{SR} 和 D_{SL} 分别为右移和左移串行数码输入端， $D_0 \sim D_3$ 是并行数码输入端， $Q_0 \sim Q_3$ 是并行数码输出端，CP 是时钟脉冲（移位操作信号）。

其逻辑功能是：

- ①异步清零：当 $\overline{CR}=0$ 时，寄存器清零。
- ②保持：当 $\overline{CR}=1$ 时，CP = 0 或 $M_1 = M_0 = 0$ ，寄存器保持原状态不变。
- ③并行送数：当 $\overline{CR}=1$ ， $M_1 = M_0 = 1$ 时，CP 上升沿可将加在并行输入端 $D_0 \sim D_3$ 的数码 $d_0 \sim d_3$ 送入寄存器中。
- ④右移串行送数：当 $\overline{CR}=1$ ， $M_1 = 0$ ， $M_0 = 1$ 时，在 CP 上升沿的操作下，可依次把加在 D_{SR} 端的数码从时钟触发器 FF_0 串行送入寄存器中。
- ⑤左移串行送数：当 $\overline{CR}=1$ ， $M_1 = 1$ ， $M_0 = 0$ 时，在 CP 上升沿的操作下，可依次把加在 D_{SL} 端的数码从时钟触发器 FF_3 串行送入寄存器中。

表 10-6 74LS194 逻辑功能表

输入										输出				注
$\overline{CR}$	M_1	M_2	D_{SR}	D_{SL}	CP	D_0	D_1	D_2	D_3	Q_0^{n+1}	Q_1^{n+1}	Q_2^{n+1}	Q_3^{n+1}	
0	X	X	X	X	X	X	X	X	X	0	0	0	0	清零
1	X	X	X	X	0	X	X	X	X	Q_0^n	Q_1^n	Q_2^n	Q_3^n	保持
1	1	1	X	X	$\uparrow$	d_0	d_1	d_2	d_3	d_0	d_1	d_2	d_3	并行输入
1	0	1	1	X	$\uparrow$	X	X	X	X	1	Q_0^n	Q_1^n	Q_2^n	右移输入 1
1	0	1	0	X	$\uparrow$	X	X	X	X	0	Q_0^n	Q_1^n	Q_2^n	右移输入 0
1	1	0	X	1	$\uparrow$	X	X	X	X	Q_1^n	Q_2^n	Q_3^n	1	左移输入 1
1	1	0	X	0	$\uparrow$	X	X	X	X	Q_1^n	Q_2^n	Q_3^n	0	左移输入 0
1	0	0	X	X	X	X	X	X	X	Q_0^n	Q_1^n	Q_2^n	Q_3^n	保持

三、实验内容及数据处理

1. 触发器基本功能测试。

1.1 维持——阻塞型 D 触发器功能测试

双 D 型正边沿维持——阻塞触发器 74LS74 的逻辑符号如图 10-12 所示。图中 $\overline{S}_d$ 、 $\overline{R}_d$ 端为异步置 1 端，置 0 端（或称异步置位，复位端）。CP 为时钟脉冲端。试按下面步骤做实验：

- (1) 分别在 $\overline{S}_d$ 、 $\overline{R}_d$ 端加低电平，观察并记录 Q、 $\overline{Q}$ 端的状态。
- (2) 令 $\overline{S}_d$ 、 $\overline{R}_d$ 端为高电平，D 端分别接高，低电平，用单脉冲作为 CP，观察并记录当 CP 为 0、 $\uparrow$ 、1、 $\downarrow$ 时 Q 端状态的变化，填写表 10-8。




图 10-12 D FF 逻辑符

实验中连接线路图如图所示。




表 10-8 D 触发器真值表（测量）


$\overline{S}_d$	$\overline{R}_d$	CP	D	Q^n	Q^{n+1}
0	1	X	X	0	0
				1	0
1	0	X	X	0	1
				1	1

1	1		0	0	0
				1	0
1	1		1	0	1
				1	1
1	1		0	0	0
				1	1
1	1		1	0	0
				1	1

表 10-8 D 触发器真值表（仿真）

$\bar{S}_d$	$\bar{R}_d$	CP	D	Q^n	Q^{n+1}
0	1	X	X	0	0
				1	0
1	0	X	X	0	1
				1	1
1	1		0	0	0
				1	0
1	1		1	0	1
				1	1
1	1		0	0	0
				1	1
1	1		1	0	0
				1	1

仿真截图：



1.2 负边沿 J-K 触发器功能测试

双 J-K 负边沿触发器 74LS112 芯片的逻辑符号如图 10-13 所示。自拟实验步骤，测试其功能，并将结果填入表 10-9 中。




图 10-13 J-K FF 逻辑符号

实验中连接线路图如图所示。





表 10-9 J-K 触发器真值表（测量）

$\overline{S}_d$	$\overline{R}_d$	CP	J	K	Q^n	Q^{n+1}
0	1	X	X	X	X	0
1	0	X	X	X	X	0
1	1		0	X	0	0
1	1		1	X	0	1
1	1		X	0	1	1
1	1		X	1	1	0

表 10-9 J-K 触发器真值表（仿真）

$\bar{S}_d$	$\bar{R}_d$	CP	J	K	Q^n	Q^{n+1}
0	1	X	X	X	X	0
1	0	X	X	X	X	0
1	1	↓	0	X	0	0
1	1	↓	1	X	0	1
1	1	↓	X	0	1	1
1	1	↓	X	1	1	0

仿真截图：



1.3. 触发器功能转换


分别将 D 触发器和 J-K 触发器转换成 T=1 的计数触发器，即只要时钟脉冲到来，触发器状态就发生反转。列出表达式，画出实验电路图。

使用 JK 触发器接成 T=1 触发器的表达式与电路图：

对于 JK 触发器，特性方程为

$$Q_{n+1} = J\bar{Q}_n + \bar{K}Q_n$$

当 $J = K = 1$ 时，有 $Q_{n+1} = \bar{Q}_n$ 。电路图如图所示



实测真值表：


表 10-10 J-K 触发器接成 T=1 触发器真值表（测量）

$\bar{S}_d$	$\bar{R}_d$	CP	J	K	Q^n	Q^{n+1}
0	1	X	X	X	X	1
1	0	X	X	X	X	0
1	1		1	1	0	1
1	1		1	1	1	0

表 10-10 J-K 触发器接成 T=1 触发器真值表（仿真）


$\bar{S}_d$	$\bar{R}_d$	CP	J	K	Q^n	Q^{n+1}
0	1	X	X	X	X	1
1	0	X	X	X	X	0
1	1		1	1	0	1
1	1		1	1	1	0

仿真截图：



使用 D 触发器接成 T=1 触发器的表达式与电路图：

对于 D 触发器，其特性方程为 $Q_{n+1} = D$ ，令 $D = \bar{Q}_n$ 得到， $Q_{n+1} = \bar{Q}_n$ 。电路图如图所示。



实测真值表：


表 10-11 D 触发器接成 T=1 触发器真值表（测量）

$\overline{S}_d$	$\overline{R}_d$	CP	D	Q^n	Q^{n+1}
0	1	X	X	X	1
1	0	X	X	X	0
1	1		1	0	1
1	1		1	1	0

表 10-11 D 触发器接成 T=1 触发器真值表（仿真）

$\overline{S}_d$	$\overline{R}_d$	CP	D	Q^n	Q^{n+1}
0	1	X	X	X	1
1	0	X	X	X	0
1	1		1	0	1
1	1		1	1	0

仿真截图：



2. 计数器实验。

2.1. 异步二进制计数器。

（1）按图 10-14 接线，JK 触发器可选择带置位复位端的 JK 触发器 74LS112，或仅带有复位端的 74LS74。TTL 电平的逻辑器件引脚在悬空时认为是高电平，但建议仍使用导线连接到电源来保证稳定的电平值。





图 10-17 异步二进制计数器

(2) 由 CP 端输入单脉冲，测试并记录 $Q_A \sim Q_D$ 端状态及波形。
实验中连线图如图所示。



$Q_A \sim Q_D$ 端状态表:

CP 序号	Q_D	Q_C	Q_B	Q_A
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0


9	1	0	0	1
10	1	0	1	0
11	1	0	1	1
12	1	1	0	0
13	1	1	0	1
14	1	1	1	0
15	1	1	1	1
16	0	0	0	0

波形图（时序图）：其中黄色 CH1 为输入信号，蓝色 CH2 为波形图


端口

波形图


Q_A





Q_B




Q_C






仿真波形图（时序图）：




仿真电路截图（测量电路全景一张）：




(3) 试将异步二进制加法计数改为减法计数，参考加法计数器，要求实验并记录。

绘制修改后的电路图：



实验中连线图如图所示。




$Q_1 \sim Q_4$ 端状态表：


CP 序号	Q_1	Q_2	Q_3	Q_4
0	0	0	0	0
1	1	1	1	1

2	1	1	1	0
3	1	1	0	1
4	1	1	0	0
5	1	0	1	1
6	1	0	1	0
7	1	0	0	1
8	1	0	0	0
9	0	1	1	1
10	0	1	1	0
11	0	1	0	1
12	0	1	0	0
13	0	0	1	1
14	0	0	1	0
15	0	0	0	1
16	0	0	0	0


波形图（时序图）：



仿真波形图（时序图）：



仿真电路截图（测量电路全景一张）：



2.2. 异步二-十进制计数器。

- (1) 按图 10-15 接线。Q_A、Q_B、Q_C、Q_D 4 个输出端分别接发光二极管显示，CP 端接连续脉冲或单脉冲。
- (2) 观察 CP、Q_A、Q_B、Q_C 及 Q_D 的波形。




图 10-15 异步二-十进制计数

【思考题】试分析图中新增的电路中4个与非门的功能。


电路中新增的4个与非门构成了复位器。当计数器到1010的状态时，使整体归位至 0000。

Q_A~Q_D 端状态表：


CP 序号	Q _A	Q _B	Q _C	Q _D
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1

6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1
10	0	0	0	0


波形图（时序图）：



仿真波形图（时序图）：



仿真电路截图（测量电路全景一张）：



2.3. 同步环形计数器。

(1) 按图 10-16 接线，将 A、B、C、D 置为 1000，用单脉冲计数，记录各触发器状态，并列出状态表。

通过置位和复位端将 A、B、C、D 端设置成不同组合（最多 16 种），观察并记录各状态之间的转换关系。观察计数器能否正常工作。分析原因。




图 10-16 环形计数器

值得一提的是，一开始需要将某处连线断开，并接至高电平处，使二极管点亮。

$Q_A \sim Q_D$ 端状态表（自拟若干）：


CP 序号	Q_A	Q_B	Q_C	Q_D
0	1	0	0	0
1	0	1	0	0
2	0	0	1	0
3	0	0	0	1
循环回初态	1	0	0	0

CP 序号	Q _A	Q _B	Q _C	Q _D
0	1	1	0	0
1	0	1	1	0
2	0	0	1	1
3	1	0	0	1
循环回初态	1	1	0	0


CP 序号	Q _A	Q _B	Q _C	Q _D
0	1	0	1	0
1	0	1	0	1
循环回初态	1	0	1	0

CP 序号	Q _A	Q _B	Q _C	Q _D
0	1	1	1	0
1	0	1	1	1
2	1	0	1	1
3	1	1	0	1
循环回初态	1	1	1	0

绘制状态转移图：



仿真电路截图（含测量电路全景一张）：



(2) 按图10-17接线，重复上述过程，设置A、B、C、D不同的初始状态来记录状态转移过程。对比实验结果，总结关于自启动的体会。





图 10-17 自启动型环形计数器

$Q_A \sim Q_D$ 端状态表（自拟若干）：


CP 序号	Q_A	Q_B	Q_C	Q_D
0	1	0	0	0
1	0	1	0	0
2	0	0	1	0
3	0	0	0	1
循环回初态	1	0	0	0

自启动意味着，无论初始状态是怎么样的，经过有限次的脉冲激发，总能进入到(1000)的循环当中。

绘制状态转移图：



仿真电路截图（含测量电路全景一张）：



3. 移位寄存器功能测试

3.1 4 位双向移位寄存器 74LS194 芯片的逻辑符号如图 10-22 所示。熟悉各引脚的功能，完成芯片的接线，测试 74LS194 的功能，并将结果填入表 10-13 中。




图 10-22 74LS194 逻辑符


表 10-13

$\overline{C_r}$	$M_B M_A$		cp	$D_{SR} D_{SL}$		$D_1 D_2 D_3 D_4$				$Q_0 Q_1 Q_2 Q_3$			
0	×	×	×	×	×	×	×	×	×	0	0	0	0
1	×	×	0	×	×	×	×	×	×	Q_0	Q_1	Q_2	Q_3
1	1	1		×	×	1	0	1	0	1	0	1	0
1	0	1		1	×	×	×	×	×	Q_1	Q_2	Q_3	1
1	0	1		0	×	×	×	×	×	Q_1	Q_2	Q_3	0

1	1	0		×	1	×	×	×	×	1	Q ₀	Q ₁	Q ₂
1	1	0		×	0	×	×	×	×	0	Q ₀	Q ₁	Q ₂
1	0	0	×	×	×	×	×	×	×	Q ₀	Q ₁	Q ₂	Q ₃

当M_BM_A为11时，功能为转移，Q₀Q₁Q₂Q₃=D₁D₂D₃D₄；
当M_BM_A为01时，功能为左移，并且在最右端加入D_{SR}，(Q₀Q₁Q₂Q₃)ⁿ⁺¹=(Q₁Q₂Q₃)ⁿD_{SR}；
当M_BM_A为10时，功能为右移，并且在最左端加入D_{SL}，(Q₀Q₁Q₂Q₃)ⁿ⁺¹=D_{SL}(Q₀Q₁Q₂)ⁿ；
当M_BM_A为00时，功能为保持，Q₀Q₁Q₂Q₃不变。

仿真截图：



【选做】3.2 用两片74LS194芯片构成的8位移位寄存器电路，当M_BM_A取值分级别为00、01、10、11时逐一检测电路功能，结果以功能表的形式给出。

$\overline{C_r}$	M _B	M _A	CP	D _{SR}	D _{SL}	D ₁ D ₂ D ₃ D ₄ D ₅ D ₆ D ₇ D ₈	Q ₀ Q ₁ Q ₂ Q ₃ Q ₄ Q ₅ Q ₆ Q ₇
0	×	×	×	×	×	xxxxxxxx	0
1	×	×	0	×	×	xxxxxxxx	Q ₀ Q ₁ Q ₂ Q ₃ Q ₄ Q ₅ Q ₆ Q ₇
1	1	1		×	×	D ₁ D ₂ D ₃ D ₄ D ₅ D ₆ D ₇ D ₈	D ₁ D ₂ D ₃ D ₄ D ₅ D ₆ D ₇ D ₈
1	0	1		1	×	xxxxxxxx	Q ₁ Q ₂ Q ₃ Q ₄ Q ₅ Q ₆ Q ₇ 1
1	0	1		0	×	xxxxxxxx	Q ₁ Q ₂ Q ₃ Q ₄ Q ₅ Q ₆ Q ₇ 0
1	1	0		×	1	xxxxxxxx	1 Q ₀ Q ₁ Q ₂ Q ₃ Q ₄ Q ₅ Q ₆
1	1	0		×	0	xxxxxxxx	0 Q ₀ Q ₁ Q ₂ Q ₃ Q ₄ Q ₅ Q ₆
1	1	1	×	×	×	xxxxxxxx	Q ₀ Q ₁ Q ₂ Q ₃ Q ₄ Q ₅ Q ₆ Q ₇

与4位移位寄存器类似。

当 $M_B M_A$ 为11时，功能为转移， $Q_0 Q_1 Q_2 Q_3 Q_4 Q_5 Q_6 Q_7 = D_1 D_2 D_3 D_4 D_5 D_6 D_7 D_8$ ；

当 $M_B M_A$ 为01时，功能为左移，并且在最右端加入 D_{SR}


$$(Q_0 Q_1 Q_2 Q_3 Q_4 Q_5 Q_6 Q_7)^{n+1} = (Q_1 Q_2 Q_3 Q_4 Q_5 Q_6 Q_7)^n D_{SR}$$

当 $M_B M_A$ 为10时，功能为右移，并且在最左端加入 D_{SL}

$$(Q_0 Q_1 Q_2 Q_3 Q_4 Q_5 Q_6 Q_7)^{n+1} = D_{SL} (Q_0 Q_1 Q_2 Q_3 Q_4 Q_5 Q_6)^n$$

当 $M_B M_A$ 为00时，功能为保持， $Q_0 Q_1 Q_2 Q_3$ 不变。

仿真截图：



四、实验总结与思考

在本实验中，首先对D触发器和JK触发器的逻辑功能进行了测试。D触发器的状态方程为： $Q^{n+1} = D$ 。JK触发器的状态方程为： $Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$ 。

实验所用D触发器为上升沿触发，JK触发器为下降沿触发。随后，基于上述触发器构建了T触发器，具体实现方式为：将D触发器配置为 $D = \overline{Q}^n$ ，JK触发器配置为 $J = K = 1$ 。连续运行测试表明，所构建的T触发器功能完整，仿真结果与实验现象一致。

进一步地，搭建了四位二进制异步计数器。采用JK触发器直接级联的方式，将前一级触发器的输出直接接入后一级的时钟输入端，构建了十六进制加法计数器。该加法器的工作原理为：当前一级输出由高电平跳变为低电平时，后一级触发器状态发生翻转。而减法计数器的实现，则通过将前一级的 $\overline{Q}$ 输出接入后一级的时钟端，以模拟借位操作，使得前一级输出由低电平跳变至高电平时触发后一级翻转。

在此基础上，引入四个与非门构成RS锁存器，与十六进制计数器配合实现二十进制计数功能。当计数器输出 Q_B 和 Q_D 同时为高电平（即状态“11”）时，锁存器输出置位，进而通过清零信号使计数器复位，从而实现十进制计数。此外，通过替换触发器类型，采用上升沿触发的D触发器与三个与非门同样实现了二十进制计数器，其工作原理得到理论验证，实验与仿真结果均符合理论预期。

另外，利用四个D触发器构建了环形计数器，对其计数模式及自启动特性进行了实验测试与分析。实验发现该计数器存在无效循环，无法实现完全自启动。为此，引入两个与非门对电路进行改进，设计出自启动型环形计数器。其自启动机制为：当计数器处于“0000”或“0001”状态时，通过逻辑控制使 Q_1^{n+1} 置位，从而引导计数器进入有效循环。

最后，验证了74LS194芯片的4位移位寄存器的功能，当 $M_B M_A$ 为11时，功能为转移；当 $M_B M_A$ 为01时，功能为左移；当 $M_B M_A$ 为10时，功能为右移；当 $M_B M_A$ 为00时，功能为保持。利用74LS194芯片的4位移位寄存器搭建了8位移位寄存器，测量得到了功能表。

综上所述，所有实验内容均与理论分析一致，实验电路、仿真模型及测试结果均得到完整记录与验证，实验目标圆满完成。

附实验预习报告

中山大学《电子技术实验》实验报告

触发器与时序逻辑电路

三、实验内容及数据处理

1. 触发器基本功能测试。

1.1 维持——阻塞型 D 触发器功能测试

双 D 型正边沿维持——阻塞触发器 74LS74 的逻辑符号如图 10-12 所示。图中 $\bar{S}_d$ 、 $\bar{R}_d$ 端为异步置 1 端，置 0 端（或称异步置位，复位端）。CP 为时钟脉冲端。试按下面步骤做实验：

- (1) 分别在 $\bar{S}_d$ 、 $\bar{R}_d$ 端加低电平，观察并记录 Q、 $\bar{Q}$ 端的状态。
- (2) 令 $\bar{S}_d$ 、 $\bar{R}_d$ 端为高电平，D 端分别接高，低电平，用单脉冲作为 CP，观察并记录当 CP 为 0、 $\uparrow$ 、1、 $\downarrow$ 时 Q 端状态的变化，填写表 10-8。




图 10-12 D FF 逻辑符

表 10-8 D 触发器真值表（测量）

$\bar{S}_d$	$\bar{R}_d$	CP	D	Q^n	Q^{n+1}
0	1	X	X	0	1
				1	1
1	0	X	X	0	0
				1	0
1	1	$\uparrow$	0	0	0
				1	0
1	1	$\uparrow$	1	0	1
				1	1
1	1	$\downarrow$	0	0	0
				1	1
1	1	$\downarrow$	1	0	0
				1	1

1.2 负边沿 J-K 触发器功能测试

双 J-K 负边沿触发器 74LS112 芯片的逻辑符号如图 10-13 所示。自拟实验步骤，测试其功能，并将结果填入表 10-9 中。




图 10-13 J-K FF 逻辑符号

表 10-9 J-K 触发器真值表 (测量)

$\bar{S}_d$	$\bar{R}_d$	CP	J	K	Q^n	Q^{n+1}
0	1	X	X	X	X	1
1	0	X	X	X	X	0
1	1	↓	0	X	0	0
1	1	↓	1	X	0	1
1	1	↓	X	0	1	1
1	1	↓	X	1	1	0

1.3. 触发器功能转换


分别将 D 触发器和 J-K 触发器转换成 T=1 的计数触发器，即只要时钟脉冲到来，触发器状态就发生反转。列出表达式，画出实验电路图。

使用 JK 触发器接成 T=1 触发器的表达式与电路图：

对于 JK 触发器，特性方程为

$$Q_{n+1} = J\bar{Q}_n + \bar{K}Q_n$$

当 $J = K = 1$ 时，有 $Q_{n+1} = \bar{Q}_n$ 。电路图如图所示




实测真值表：

$\bar{S}_d$	$\bar{R}_d$	CP	J	K	Q^n	Q^{n+1}
0	1	X	X	X	X	1
1	0	X	X	X	X	0
1	1	↓	0	1	0	1
1	1	↓	1	1	0	1
1	1	↓	1	0	1	1
1	1	↓	1	1	1	0

使用 D 触发器接成 T=1 触发器的表达式与电路图：

对于 D 触发器，其特性方程为 $Q_{n+1} = D$ ，令 $D = \bar{Q}_n$ 得到， $Q_{n+1} = \bar{Q}_n$ 。电路图如图所示。



实测真值表：

$\bar{S}_d$	$\bar{R}_d$	CP	$\frac{1}{2}$	$\frac{1}{2}$	Q^n	Q^{n+1}
0	1	X	X	X	X	1
1	0	X	X	X	X	0
1	1	$\downarrow$	$\emptyset$	$\times$	0	1
1	1	$\downarrow$	1	$\times$	$\emptyset$	0
1	1	$\uparrow$	$\times$	$\emptyset$	0	1
1	1	$\uparrow$	$\times$	1	1	0

2. 计数器实验。

2.1. 异步二进制计数器。

(1) 按图 10-14 接线，JK 触发器可选择带置位复位端的 JK 触发器 74LS112，或仅带有复位端的 74LS74。TTL 电平的逻辑器件引脚在悬空时认为是高电平，但建议仍使用导线连接到电源来保证稳定的电平值。




图 10-17 异步二进制计数器

(2) 由 CP 端输入单脉冲，测试并记录 $Q_A \sim Q_D$ 端状态及波形。

$Q_1 \sim Q_4$ 端状态表：

CP 序号	Q_1	Q_2	Q_3	Q_4	CP 序号	Q_1	Q_2	Q_3	Q_4
0	0	0	0	0	9	1	0	0	1
1	0	0	0	1	10	1	0	1	0
2	0	0	1	0	11	1	0	1	1

中山大学《电子技术实验》实验报告


触发器与时序逻辑电路

3	0	0	1	1	12	1	1	0	0
4	0	1	0	0	13	1	1	0	1
5	0	1	0	1	14	1	1	1	0
6	0	1	1	0	15	1	1	1	1
7	0	1	1	1	16	0	0	0	0
8	1	0	0	0					

波形图（时序图）：

(3) 试将异步二进制加法计数改为减法计数，参考加法计数器，要求实验并记录。

绘制修改后的电路图：



Q₁~Q₄端状态表：

CP 序号	Q ₁	Q ₂	Q ₃	Q ₄	CP 序号	Q ₁	Q ₂	Q ₃	Q ₄
0	0	0	0	0	9	0	1	1	1
1	1	1	1	1	10	0	1	1	0
2	1	1	1	0	11	0	1	0	1
3	1	1	0	1	12	0	1	0	0
4	1	1	0	0	13	0	0	1	1
5	1	0	1	1	14	0	0	1	0
6	1	0	1	0	15	0	0	0	1
7	1	0	0	1	16	0	0	0	0
8	1	0	0	0					

波形图（时序图）：

2.2. 异步二十进制计数器。

(1) 按图 10-15 接线。QA、QB、QC、QD 4 个输出端分别接发光二极管显示，CP 端接连续脉冲或单脉冲。

(2) 观察 CP、QA、QB、QC 及 QD 的波形。




图 10-15 异步二十进制计数

【思考题】试分析图中新增的电路中4个与非门的功能。 *4个复位器*

QA~QD 端状态表:

CP 序号	Q ₁	Q ₂	Q ₃	Q ₄	CP 序号	Q ₁	Q ₂	Q ₃	Q ₄
0	0	0	0	0	6	0	1	1	0
1	0	0	0	1	7	0	1	1	1
2	0	0	1	0	8	1	0	0	0
3	0	0	1	1	9	1	0	0	1
4	0	1	0	0	10	0	0	0	0
5	0	1	0	1					

波形图 (时序图):

2.3. 同步环行计数器。

(1) 按图 10-16 接线，将 A、B、C、D 置为 1000，用单脉冲计数，记录各触发器状态，并列出状态表。

通过置位和复位端将 A、B、C、D 端设置成不同组合 (最多 16 种)，观察并记录各状态之间的转换关系。观察计数器能否正常工作。分析原因。

中山大学《电子技术实验》实验报告

触发器与时序逻辑电路




图 10-16 环形计数器

$Q_A \sim Q_D$ 端状态表 (自拟若干):

CP 序号	Q_A	Q_B	Q_C	Q_D
0	1	0	0	0
1	0	1	0	0
2	0	0	1	0
3	0	0	0	1
循环回初态	1	0	0	0

1100 1000
0110 0101
0011 1010
1001 1100
1100 1111
0110 1111
1011 1101
1101 1110

绘制状态转移图:

(2) 按图10-17接线, 重复上述过程, 设置A、B、C、D不同的初始状态来记录状态转移过程。对比实验结果, 总结关于自启动的体会。




图 10-17 自启动型环形计数器

$Q_A \sim Q_D$ 端状态表 (自拟若干):

CP 序号	Q_A	Q_B	Q_C	Q_D
0	1	0	0	0
1	0	1	0	0
2	0	0	1	0
3	0	0	0	1
循环回初态	1	0	0	0

同上。

绘制状态转移图：

3. 移位寄存器功能测试

3.1 4 位双向移位寄存器 74LS194 芯片的逻辑符号如图 10-22 所示。熟悉各引脚的功能，完成芯片的接线，测试 74LS194 的功能，并将结果填入表 10-13 中。




图 10-22 74LS194 逻辑符

表 10-13

$\overline{C_r}$	$M_B M_A$	cp	$D_{SR} D_{SL}$	$D_1 D_2 D_3 D_4$	$Q_0 Q_1 Q_2 Q_3$			
0	x x	x	x x	x x x x	0	0	0	0
1	x x	0	x x	x x x x	0	0	0	0
1	1 1		x x	1 0 1 0	1	0	1	0
右移	1 0		1 x	x x x x	1			
1 0	1		0 x	x x x x				
左移	1 1		x 1	x x x x				
1 1	0		x 0	x x x x				
保持	1 0	x	x x	x x x x	0	0	0	0

右移时左端放 D_0
左移时右端放 D_3

【选做】3.2 用两片 74LS194 芯片构成的 8 位移位寄存器电路，当 $M_B M_A$ 取值分别为 00、01、10、11 时逐一检测电路功能，结果以功能表的形式给出。

黄/11